隨著計(jì)算機(jī)、通信和多媒體技術(shù)的飛速發(fā)展，全球高新技術(shù)領(lǐng)域數(shù)字化的程度已不斷加深。如今電子產(chǎn)業(yè)已經(jīng)形成了以數(shù)字技術(shù)為主體的格局，特別是半導(dǎo)體產(chǎn)業(yè)顯的尤為突出。半導(dǎo)體技術(shù)數(shù)字化和集成化的日益提高，在推動(dòng)微控制器（MCU）、數(shù)字信號(hào)處理器（DSP）、微機(jī)械電子系統(tǒng)（MEMS）的發(fā)展中，也推動(dòng)了“嵌入” 或“隱性”模數(shù)轉(zhuǎn)換技術(shù)的發(fā)展[1]。在這些因素的影響下，模數(shù)轉(zhuǎn)換技術(shù)正朝著高精度、高速度的發(fā)展方向邁進(jìn)。
為了適應(yīng)模數(shù)轉(zhuǎn)換發(fā)展的要求，模數(shù)轉(zhuǎn)換技術(shù)也變得越來(lái)越復(fù)雜。本文就模數(shù)轉(zhuǎn)換這一領(lǐng)域所應(yīng)用的主要轉(zhuǎn)換技術(shù)以及各自的特點(diǎn)做一簡(jiǎn)要的介紹，并由此推斷出模數(shù)轉(zhuǎn)換技術(shù)的發(fā)展趨勢(shì)。
2主要模數(shù)轉(zhuǎn)換技術(shù)
模數(shù)轉(zhuǎn)換技術(shù)是現(xiàn)實(shí)各種模擬信號(hào)通向數(shù)字世界的橋梁，作為將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的模數(shù)轉(zhuǎn)換技術(shù)主要有以下幾種。
2.1 積分型轉(zhuǎn)換
積分型模數(shù)轉(zhuǎn)換技術(shù)在低速、高精度測(cè)量領(lǐng)域有著廣泛的應(yīng)用，特別是在數(shù)字儀表領(lǐng)域。積分型模數(shù)轉(zhuǎn)換技術(shù)有單積分和雙積分兩種轉(zhuǎn)換方式，單積分模數(shù)轉(zhuǎn)換的工作原理是將被轉(zhuǎn)換的電信號(hào)先變成一段時(shí)間間隔，然后再對(duì)時(shí)間間隔記數(shù)，從而間接把模擬量轉(zhuǎn)換成數(shù)字量的一種模數(shù)轉(zhuǎn)換方法，它的主要缺陷是轉(zhuǎn)換精度不高，主要受到斜坡電壓發(fā)生器、比較器精度以及時(shí)鐘脈沖穩(wěn)定型的影響。為了提高積分型轉(zhuǎn)換器在同樣條件下的轉(zhuǎn)換精度，可采用雙積分型轉(zhuǎn)換方式，雙積分型轉(zhuǎn)換器通過(guò)對(duì)模擬輸入信號(hào)的兩次積分，部分抵消了由于斜坡發(fā)生器所產(chǎn)生的誤差，提高了轉(zhuǎn)換精度。雙積分型轉(zhuǎn)換方式的特點(diǎn)表現(xiàn)在：精度較高，可以達(dá)到22位；抗干擾能力強(qiáng)，由于積分電容的作用，能夠大幅抑止高頻噪聲。但是，它的轉(zhuǎn)換速度太慢，轉(zhuǎn)換精度隨轉(zhuǎn)換速率的增加而降低，每秒100～300次（SPS）對(duì)應(yīng)的轉(zhuǎn)換精度為12位。所以這種轉(zhuǎn)換方式主要應(yīng)用在低速高精度的轉(zhuǎn)換領(lǐng)域。
2.2 逐次逼近型轉(zhuǎn)換
逐次逼近型轉(zhuǎn)換方式在當(dāng)今的模數(shù)轉(zhuǎn)換領(lǐng)域有著廣泛的應(yīng)用，它是按照二分搜索法的原理，類(lèi)似于天平稱(chēng)物的一種模數(shù)轉(zhuǎn)換過(guò)程。也就是將需要進(jìn)行轉(zhuǎn)換的模擬信號(hào)與已知的不同的參考電壓進(jìn)行多次比較，使轉(zhuǎn)換后的數(shù)字量在數(shù)值上逐次逼近輸入模擬量的對(duì)應(yīng)值。逐次逼近型轉(zhuǎn)換方式的特點(diǎn)是：轉(zhuǎn)換速度較高，可以達(dá)到100萬(wàn)次/秒（MPSP）；在低于12位分辨率的情況下，電路實(shí)現(xiàn)上較其他轉(zhuǎn)換方式成本低；轉(zhuǎn)換時(shí)間確定。但這種轉(zhuǎn)換方式需要數(shù)模轉(zhuǎn)換電路，由于高精度的數(shù)模轉(zhuǎn)換電路需要較高的電阻或電容匹配網(wǎng)絡(luò)，故精度不會(huì)很高。
2.3 并行轉(zhuǎn)換
并行轉(zhuǎn)換方式在所有的模數(shù)轉(zhuǎn)換中，轉(zhuǎn)換速度最快，并行轉(zhuǎn)換是一種直接的模數(shù)轉(zhuǎn)換方式。它大大減少了轉(zhuǎn)換過(guò)程的中間步驟，每一位數(shù)字代碼幾乎在同一時(shí)刻得到，因此，并行轉(zhuǎn)換又稱(chēng)為閃爍型轉(zhuǎn)換方式 [2]。這種轉(zhuǎn)換器的結(jié)構(gòu)如圖1所示。并行轉(zhuǎn)換的主要特點(diǎn)是它的轉(zhuǎn)換速度特別快，可達(dá)50MPSP，特別適合高速轉(zhuǎn)換領(lǐng)域。缺點(diǎn)是分辨率不高，一般都在10位以下；精度較高時(shí)，功耗較大。這主要是受到了電路實(shí)現(xiàn)的影響，因?yàn)橐粋�(gè) N位的并行轉(zhuǎn)換器，需要2N－1個(gè)比較器和分壓電阻，當(dāng)N＝10時(shí)，比較器的數(shù)目就會(huì)超過(guò)1000個(gè)，精度越高，比較器的數(shù)目越多，制造越困難。
2.4 流水線(xiàn)轉(zhuǎn)換
流水線(xiàn)型轉(zhuǎn)換方式是對(duì)并行轉(zhuǎn)換方式進(jìn)行改進(jìn)而設(shè)計(jì)出的一種轉(zhuǎn)換方式[2,3]。它在一定程度上既具有并行轉(zhuǎn)換高速的特點(diǎn)，又克服了制造困難的問(wèn)題，其結(jié)構(gòu)如圖2所示。以8位的兩級(jí)流水線(xiàn)型為例，它的轉(zhuǎn)換過(guò)程首先是進(jìn)行第一級(jí)高4位的并行閃爍轉(zhuǎn)換，得到高4位信號(hào)；然后把輸入的模擬信號(hào)與第一級(jí)轉(zhuǎn)換后數(shù)字信號(hào)所表示的模擬量相減，得到的差值送入第二級(jí)并行閃爍轉(zhuǎn)換器，得到低4 位信號(hào)。除了兩級(jí)的流水線(xiàn)型轉(zhuǎn)換方式外，還有第第三、第四甚至更多級(jí)的轉(zhuǎn)換器。流水線(xiàn)型轉(zhuǎn)換方式的特點(diǎn)是：精度較高，可達(dá)16位左右；轉(zhuǎn)換速度較快，16位該種類(lèi)型的ADC速度可達(dá)5MPSP，較逐次比較型快；分辨率相同的情況下，電路規(guī)模及功耗大大降低。但流水線(xiàn)型轉(zhuǎn)換方式是以犧牲速度來(lái)?yè)Q取高精度的，另外還存在轉(zhuǎn)換出錯(cuò)的可能。即第一級(jí)剩余信號(hào)的范圍不滿(mǎn)足第二級(jí)并行閃爍ADC量程的要求時(shí)，會(huì)產(chǎn)生線(xiàn)性失真或失碼現(xiàn)象，需要額外的電路進(jìn)行調(diào)整。
2.5 折疊差值轉(zhuǎn)換
由流水線(xiàn)型轉(zhuǎn)換方式可知，通過(guò)對(duì)輸入信號(hào)的預(yù)處理，使轉(zhuǎn)換器精度提高的同時(shí)，可大幅降低元件的數(shù)目。流水線(xiàn)型處理的方式是分步轉(zhuǎn)換，其高位和底位數(shù)據(jù)分步得到，使轉(zhuǎn)換速度受到影響。折疊插值型轉(zhuǎn)換方式克服了流水線(xiàn)型分步轉(zhuǎn)換所帶來(lái)的速度下降，它通過(guò)預(yù)處理電路，同時(shí)得到高位和低位數(shù)據(jù)，但元件的數(shù)目卻大大減少。
折疊插值型轉(zhuǎn)換方式信號(hào)預(yù)處理的方法是折疊[4,5]。折疊就是把輸入較大的信號(hào)映射到某一個(gè)較小的區(qū)域內(nèi)，并將其轉(zhuǎn)換成數(shù)字信號(hào)，這個(gè)
數(shù)據(jù)為整個(gè)數(shù)字量的低位數(shù)據(jù)。然后再找出輸入信號(hào)被映射的區(qū)間，該區(qū)間也以數(shù)字量表示，這個(gè)數(shù)據(jù)為整個(gè)數(shù)字量的高位數(shù)據(jù)。高位和低位數(shù)據(jù)經(jīng)過(guò)處理，得到最后的數(shù)字信號(hào)。圖3就是一個(gè)8位的折疊型轉(zhuǎn)換方式的信號(hào)處理的示意圖。它將輸入信號(hào)折疊成8個(gè)區(qū)間，用3位數(shù)字表示這8個(gè)區(qū)間。然后再將折疊后的信號(hào)轉(zhuǎn)換成5位數(shù)字量。
實(shí)際的折疊電路是由多個(gè)差分對(duì)構(gòu)成的，并不能形成如圖3所示的三角形折疊波，一般在最大值及最小值處較圓滑，造成較大的非線(xiàn)性誤差，這可通過(guò)采用多個(gè)折疊電路的辦法進(jìn)行改進(jìn)。如果數(shù)字量低位部分有5位，采用32個(gè)折疊電路，通過(guò)調(diào)節(jié)各個(gè)折疊電路的基準(zhǔn)電壓，使每個(gè)折疊區(qū)間產(chǎn)生32個(gè)過(guò)零點(diǎn)，然后把這32路折疊后的信號(hào)送入比較器，再經(jīng)過(guò)編碼，產(chǎn)生低位數(shù)據(jù)。但是32路折疊電路的電路規(guī)模較大，體現(xiàn)不出它的優(yōu)勢(shì)，所以通過(guò)插值的方法來(lái)產(chǎn)生相同的效果。仍以低位為5位量化為例，只采用4個(gè)折疊電路，那么每個(gè)折疊區(qū)間會(huì)有4個(gè)折疊波。再利用8個(gè)電阻分壓產(chǎn)生的基準(zhǔn)電壓，調(diào)節(jié)這4個(gè)折疊電路，就可以得到另外的7組折疊波，同樣可以產(chǎn)生32路折疊波。圖4就是折疊插值轉(zhuǎn)換方式的原理圖。
折疊插值轉(zhuǎn)換方式的特點(diǎn)是：數(shù)據(jù)的兩次量化是同時(shí)進(jìn)行的，具有全并行轉(zhuǎn)換的特點(diǎn)，速度較快；電路規(guī)模及功耗不大，如這里的8位轉(zhuǎn)換器只需40個(gè)比較器。折疊插值方式存在的問(wèn)題是信號(hào)頻率過(guò)高時(shí)，有所謂“氣泡”現(xiàn)象產(chǎn)生，需要額外的處理電路；且當(dāng)位數(shù)超過(guò)8位時(shí)，如要保持較少的比較器數(shù)目，折疊插值變得十分麻煩，所以一般只用于8位以下的轉(zhuǎn)換器當(dāng)中。
2.6 過(guò)采樣Σ△模數(shù)轉(zhuǎn)換
過(guò)采樣Σ△模數(shù)轉(zhuǎn)換是近十幾年發(fā)展起來(lái)的一種模數(shù)轉(zhuǎn)換方式，目前在音頻領(lǐng)域得到廣泛的應(yīng)用。過(guò)采樣Σ△ADC由Σ△調(diào)制器和數(shù)字濾波器兩部分構(gòu)成[6]，調(diào)制器是核心部分，其結(jié)構(gòu)如圖5 所示。調(diào)制器利用積分和反饋電路，具有獨(dú)特的噪聲成型功能，把大部分量化噪聲移出基帶，因而過(guò)采樣Σ△ADC有著極高的精度，可達(dá)24位以上。
由于在進(jìn)行Σ△調(diào)制時(shí)，采樣頻率通常是信號(hào)最高頻率的64～256倍，所以通常把這種模數(shù)轉(zhuǎn)換方式稱(chēng)為過(guò)采樣Σ△模數(shù)轉(zhuǎn)換。模擬信號(hào)經(jīng)過(guò)調(diào)制后，得到的是一位的高速Σ△數(shù)字流，包含著大量的高頻噪聲。因此還需要進(jìn)行數(shù)字濾波，除去高頻噪聲和降頻，轉(zhuǎn)換后的數(shù)字信號(hào)以奈奎斯特頻率（信號(hào)最高頻率的2倍）輸出。
過(guò)采樣Σ△模數(shù)轉(zhuǎn)換的主要特點(diǎn)是：轉(zhuǎn)換的精度很高，可達(dá)24位以上；由于采用了過(guò)采樣調(diào)制、噪音成形和數(shù)字濾波等關(guān)鍵技巧，充分發(fā)揚(yáng)了數(shù)字和模擬集成技術(shù)的長(zhǎng)處，使用很少的模擬元件和高度復(fù)雜的數(shù)字信號(hào)處理電路達(dá)到高精度（16位以上）的目的；模擬電路僅占5％，大部分是數(shù)字電路，并且模擬電路對(duì)元件的匹配性要求不高，易于用CMOS技術(shù)實(shí)現(xiàn)。但Σ△轉(zhuǎn)換方式的采樣頻率過(guò)高，不適合處理高頻（如視頻）信號(hào)，這雖可通過(guò)高階的Σ△調(diào)制器來(lái)解決，但考慮到穩(wěn)定性，一般只在3階以下。
3 總結(jié)及展望
由于模數(shù)轉(zhuǎn)換器在數(shù)字多媒體電子系統(tǒng)中應(yīng)用的擴(kuò)大，其市場(chǎng)呈穩(wěn)步增長(zhǎng)勢(shì)頭。同時(shí)人們對(duì)轉(zhuǎn)換器性能的要求越來(lái)越高，其技術(shù)難度越來(lái)越大，但是對(duì)模數(shù)轉(zhuǎn)換技術(shù)的研究開(kāi)發(fā)更加活躍，不斷將產(chǎn)品向更高性能推進(jìn)。如今，模數(shù)轉(zhuǎn)換技術(shù)已經(jīng)變得復(fù)雜多樣，但由以上分析可以看出，它有著如下的發(fā)展趨勢(shì)：
結(jié)構(gòu)不斷簡(jiǎn)化。一方面減少制作難度相對(duì)較大、在芯片中特性匹配要求較高的部件的數(shù)量，減少高速比較器、寬帶運(yùn)放、精密電阻等（如由全并行方式發(fā)展到兩步法、多步法，又發(fā)展到將信號(hào)預(yù)處理的折疊、內(nèi)插法）；另一方面減少模擬部件，盡可能多地采用成熟的數(shù)字電路（如新發(fā)展的Σ△結(jié)構(gòu)）。
轉(zhuǎn)換速度提高。如今采用折疊插值型的ADC產(chǎn)品轉(zhuǎn)換速度達(dá)到了8位/60MSPS。兩級(jí)流水型ADC的產(chǎn)品轉(zhuǎn)換速度達(dá)到了12位/4MSPS。
高速下盡可能的提高分辨率。如采用過(guò)采樣 Σ△模數(shù)轉(zhuǎn)換形式、流水線(xiàn)型轉(zhuǎn)換方式以及折疊插值型轉(zhuǎn)換方式，提高轉(zhuǎn)換器的分辨率。如今過(guò)采樣Σ△模數(shù)轉(zhuǎn)換方式，精度達(dá)到了24位以上。
總之，各種技術(shù)的運(yùn)用以及集成電路工藝的發(fā)展，一定會(huì)把模數(shù)轉(zhuǎn)換推向速度快、精度高、成本低以及結(jié)構(gòu)簡(jiǎn)單的發(fā)展方向。
